

1. Los procesadores RISC se caracterizan por tener
b) un formato de instrucción simple y homogéneo
2. Según la Ley de Amdahl, si una optimización acelera el 50% del programa al doble, ¿cuál es la aceleración máxima posible?
a) 1.33
3. El rendimiento de un procesador segmentado está limitado por:
c) La etapa más lenta
4. El número de modos de direccionamientos del procesador MIPS estudiado es:
c) 5
5. La predicción dinámica de saltos en MIPS:
b) Reduce el CPI promedio, pero penaliza errores.
6. La técnica más conveniente para la resolución de riesgos de control es
d) Salto retardado
7. En el caso que se modifique un MIPS segmentado de modo que utilice solo la misma ALU para realizar las operaciones aritméticas/lógicas de las instrucciones, el incremento del PC y el cálculo de las direcciones de salto. ¿Qué tipo de riesgo produce esta modificación?
c) riesgo estructural
8. El modo de direccionamiento de `lw $t0, 4($t1)` es:
b) Mediante registro base.
9. Si una caché tiene 30% de fallos y penalización de 10 ciclos:
d) El CPI aumenta en 3 ciclos para accesos a memoria.
10. La política de reemplazo de caché *Least Recently Used* (LRU) busca:
c) Reemplazar la línea que lleva más tiempo sin usarse.
11. En memoria virtual, ¿qué justifica que el reemplazo de páginas se gestione por software?
b) Fallos de página muy costosos.
12. En una memoria caché de correspondencia directa, la dirección física se divide en:
a) Tag, índice y desplazamiento.
13. En jerarquías de memoria, *write around* significa que:
a) En un fallo de escritura, se escribe directamente en memoria sin usar caché.
14. En MIPS, el registro que almacena la dirección de la instrucción que causó una excepción es:
c) EPC
15. ¿Qué tipo de Bus se usa en los buses principales?
b) Paralelo
16. ¿Qué función cumplen las líneas de control en un sistema de E/S?
b) Enviar señales para coordinar las operaciones.
17. Los buses asíncronos son más lentos que los síncronos porque:
a) Usan un protocolo de *handshaking*.

18. Un esquema de arbitraje Daisy Chain
 - d) **no considera la equidad de los dispositivos**
19. Cuando un maestro realiza una lectura utilizando un protocolo Asíncrono de *Handshaking*
 - a) **el dato estará disponible cuando *DataRdy* esté activo**
20. En el esquema de E/S mapeada en memoria
 - a) **Las operaciones de E/S usan las mismas instrucciones que la memoria.**